▲ 네패스 전경.

반도체 패키지 전문기업 네패스가 국내외 대기업에 앞서 '팬아웃 패널레벨패키지'(FO PLP) 공정을 적용한 패키지 양산을 세계 최초로 시작했다.

네페스는 청주 오창2공장에서 글로벌 스마트폰용 시스템 반도체 기업에 공급할 제품을 기존의 '팬인'(FI) 방식과 '팬아웃'(FO) 두 기술을 각각 적용한 PLP 제품을 양산하고 있다.

대만의 파운드리 업체 TSMC가 처음 상용화한 '팬아웃'은 입출력 단자 배선을 바깥쪽으로 빼 입출력을 늘리는 기술이다.

반도체 패키지용 PCB(인쇄회로기판)이 없이 저렴한 비용으로 입출력이 많은 고성능 반도체 칩을 패키징할 수 있는 장점이 있다.

TSMC는 기존에 보편적으로 쓰이던 반도체 패키지 기술인 웨이퍼 레벨 패키지(WLP)에 팬아웃 기술을 적용해 온 것으로 알려졌다.

▲ 네패스가 패널 레벨 패키지(PLP) 기술을 적용해 구현한 시스템 반도체 패키징

네패스가 세계 최초로 패키지 양산에 성공한 PLP는 WLP에 비해 생산성을 높여주는 기술이다.

WLP는 원형 기판에 올라간 가공 웨이퍼를 잘라 반도체 칩을 올리지만 PLP는 사각형의 기판 위로 칩을 놓고 공정이 이뤄진다. 원형에 비해 사각 형태 기판이 동일한 수율 아래에서 저렴하게 패키징할 수 있다.

네페스는 LCD 기술과 WLP의 장점을 모은 PLP 기술로 WLP의 물리적, 전기적 특성을 유지하면서 대형 패널로 다량의 팁을 패키징할 수 있다.

네패스 관계자는 "PLP 기술로 고성능·경박단소와 가격 경쟁력을 동시에 확보해 고객의 요구에 부응하겠다"며 "지속적인 기술혁신을 통해 반도체 패키지 산업을 선도하는 글로벌 IT 핵심소재 기업으로 성장해 나아갈 것"이라고 말했다.

충청비즈  thecm11@naver.com

<저작권자 © 충청비즈, 무단 전재 및 재배포 금지>